CPU Architecture
| CISC | RISC | |
|---|---|---|
| 論理規模 | ||
| 回路 | 複雑 | 単純 |
| 1命令あたりクロック | 様々 | 少ない |
| 1命令の長さ | 様々 | 固定長 |
| 命令の種類 | 多い | 少ない |
| レジスタ数 | 少ない | 多い |
| プログラムの命令数 | 少ない | 多い |
| パイプライン障害 | (非) | 要対応 |
| 必要電圧 | 高 | 低 |
| CISC | RISC | |
|---|---|---|
| 論理規模 | ||
| 回路 | 複雑 | 単純 |
| 1命令あたりクロック | 様々 | 少ない |
| 1命令の長さ | 様々 | 固定長 |
| 命令の種類 | 多い | 少ない |
| レジスタ数 | 少ない | 多い |
| プログラムの命令数 | 少ない | 多い |
| パイプライン障害 | (非) | 要対応 |
| 必要電圧 | 高 | 低 |